拆掉那座墙——为什么并行总线走不通了
你看过最新那块GPU的拆解图吗？一片基板上密密麻麻贴了十几颗小芯片，像乐高一样拼在一起。那就是Chiplet。但说实话，它可不是简单地「把大芯片切碎再粘回去」。
传统的SoC用一层又一层的并行总线把IP核串起来，AXI、AHB、TileLink……这些协议在单die内部跑得欢，数据宽度128位、256位，频率拉上GHz，吞吐量看着挺唬人。可一旦跨die，金属线变长，寄生电容、电感全冒了出来——信号完整性彻底崩盘。更别说功耗，每pJ/bit的能效数字直线上升，多走1mm就要烧掉几十毫瓦。这堵物理墙，逼着我们另寻出路。
于是Die-to-Die接口成了Chiplet的命门。你以为只是搞两条高速串行线？错。得把时钟嵌入数据流里，SerDes上，前向纠错（FEC）也得上。UCIe标准搞了个「标准模块」和「高级模块」的划分，前者用单端信号，低成本；后者上差分信号，带宽往32GT/s飙。但——等等，功耗呢？我见过一张实际流片后的功耗分布图，一串UCIe PHY的功耗差点就占到整个chiplet的15%。所以工程师们现在整天抠着那点pJ/bit，纠结于NRZ还是PAM4，甚至开始探索光学互连了。不过那是后话。
类比一下吧：原来单die内部通信就像在自家仓库里拿东西，转身就到；跨die呢，好比叫了个同城闪送，快是快，但每单都得花钱。UCIe就是那个快递协议，限定了包裹大小、时效、包装方式。你得在仓库门口设个打包站（PHY），费电，费地方。
数据不会说谎——拿良率和成本算笔账
先摊数字。一块300mm晶圆，假设缺陷密度0.09/sq cm（台积7nm的公开值），你要造一片400 sq mm的大SoC，良率多少？用塞姆公式一算，勉强70%。切成4个100 sq mm的小die呢？良率跳到93%。晶圆成本按1万刀算，大SoC每颗好die约合95刀，小chiplet方案——4颗die加起来——只要58刀。还不算上回收残片的价值。
AMD用这招把Zen 2做得风生水起。一个7nm CCD加一个12nm IOD，同一个设计里大小工艺混搭。高频核心用尖端工艺冲刺，I/O部分用成熟制程省钱，一举两得。实测下来，同等性能下整体功耗降了将近35%，面积还小了40%。别小看那点面积，封装之后散热、供电全都跟着受益。
但，数据背后有隐形的代价。封装基板变得复杂——CoWoS或EMIB把各个die嵌进一片硅中介层上，微凸块（micro bump）密度高得惊人，一个对不准整块废掉。测试环节更头疼，以前测一片SoC就搞定，现在得先保证每颗die都是KGD（已知良品Die），再在封装后做全系统验证。这些成本，很多PPT报告都不吱声。
踩出来的三个雷：怎么躲？
雷区一：热，不是均匀的
多个die紧挨着，每颗功耗密度不同。计算die 100W，IO die可能就5W，但热量会横向传导，形成热点。热应力一不均，封装翘曲，微凸块开裂，现场失效直接翻倍。我们的对策是：从架构设计第一天就拉上热仿真。用Flotherm或Icepak跑瞬态分布，把大功耗die尽量摆中央，或者用高导热TIM（比如石墨烯垫）填缝。还有一招损的——故意降频AVF（活动向量），让热点温度削掉5-10°C，保命要紧。
雷区二：接口IP选的坑
UCIe、BoW、AIB、OpenHBI……个个都说自己省电高速。但选UCIe得小心，它的标准模块用单端，面积小，可易受噪声干扰；高级模块差分信号稳，功耗却高一截。协议层再挂上CXL、PCIe，整个栈的延迟又大了。有一次我们选了个「省电」方案，结果实际流片后pJ/bit比仿真高出40%，就是因为忽视了通道损耗补偿的开销——最后靠微调均衡器系数勉强拉回来。教训：必须拿自己后端的实际版图参数做联合仿真，别信IP厂商的PPT数据。
雷区三：测试策略崩溃
传统测试：ATE机台一扎，所有信号看一遍。但Chiplet里，很多die间接口根本引不到外部pad上。怎么办？内建自测试（BIST）、边界扫描链、嵌入专用测试控制器，全得提前规划。而且KGD测试不能马虎，否则一粒老鼠屎坏一锅汤。我们现在的做法：Wafer级用探针卡做高速环回测试，再在封装后做一遍功能模式覆盖，同时用JTAG串行扫描检查互联。调试时间多了30%，但最终良率从85%提到了98%，值了。
工程美学——藏在细节里的平衡
Chiplet的精妙不在于拆，而在于合。接口功耗、封装成本、测试复杂度，三个维度互相拉扯。你优化一个，另外两个就冒头。就像调一架精密的钢琴，每个弦张力都得刚好。现在行业里有人在搞3D堆叠，直接把DRAM叠在逻辑上，互连距离缩到微米级，那数据带宽和能效——啧啧，简直犯规。不过，散热怎么解决？应力的考验才刚刚开始。
说实话，我挺期待Chiplet+光子互连的那一天。届时，电信号只在微小的die内部跑，die间全用光波导，带宽密度涨100倍，延时几乎为零。但现在？还是得老老实实去量微凸块的共面度。
