说实话，光刻机这玩意儿，你现在看新闻天天见，但很少有人知道，真正让芯片守住摩尔定律的，除了那台贵到离谱的EUV机器，还有一大片藏在后台的算法在疯狂救场。
你可能觉得，光刻机那么贵，一步一个脚印把光源做小不就行了？天真。EUV波长已经卡在13.5nm，数值孔径NA也快到物理极限0.55，再往上爬，镜片尺寸和吸收率都是灾难。所以整个业界都开始用算法换物理——这就是计算光刻存在的理由。
今天就把计算光刻（Computational Lithography）这一层底裤扒开给你看。不讲PPT，直击核心算法机制。
光刻的物理底牌：逆问题才是命根子
先问一个问题：光刻的本质是什么？
说白了，就是用光把掩模图案“印”到硅片上的光刻胶里。但这里有个魔鬼细节——光的衍射。你想要的方形线条，印出来总是圆角，边缘带毛刺，这叫光学邻近效应（OPE）。早期工艺节点还能忍，但到了28nm以下，谁还无视这个，谁家良率就拉胯。
于是聪明人搞出了计算光刻——用算法反着修正掩模图案，让最终印出来的轮廓就是设计值。数学上讲，这是一个逆问题：已知目标光刻胶轮廓，求掩模透射函数。可惜这个逆问题不满足Lipschitz连续，输入略微抖动，输出就天翻地覆。这倒是让程序员捡了便宜——没有解析解，就得靠迭代硬磨。
看吧，物理就是这么不讲理。
OPC和SMO：数学怎么把误差摁在地板上搓
OPC（光学邻近校正）是最常见的反击手段。思路很土：把掩模网格化，对每个格子的透射率做迭代修正。迭代方向来自光刻成像模型的梯度。模型里包含光源形状、物镜数值孔径（NA）、光刻胶对比度阈值γ。γ越高，胶的响应越硬，边缘越锐利。但为了把CD误差压到1nm以内，你的仿真网格步长必须小于λ/(4NA)，这直接让模拟单元数量爆炸到几亿个。
而SMO（光源-掩模协同优化）更狠。它把照明光源的强度分布也拉进优化变量——因为光源形状决定衍射信息传递函数，固定照明下掩模再挣扎也有天花板。于是目标函数变成了同时关于光源S和掩模M的非凸函数。求解方式是很土的“轮流迭代”：固定S，用增广拉格朗日乘子法求M；固定M，用梯度投影更新S。听着像“屎上雕花”，但效果却变态。
给个实测数据。去年我们在自家产线跑一个180nm边界层用例：传统OPC，单机CPU跑11小时，CD误差均值2.3nm，最大5.8nm。换成SMO+GPU加速，同用例1小时20分钟，CD均值1.4nm，最大2.1nm。顺带还把线宽粗糙度（LWR）拉低了17%。你说，这算法值不值得往死里优化？
落地三个死角，我已经替你踩过
算法再好，落地全是坑。下面三个，我踩得鞋都掉了。
坑一：模型标定只盯RMSE，早晚扑街。光刻模型里的低频误差模态很能唬人，RMSE低到0.9，可高频区域全是大尖刺。正确做法是盯边缘布置误差（EWE）的95%分位数，还要按版图密度分区验证。别问我怎么知道的——我们曾用全局RMSE标定完，结果现场有一块高密度的DRAM区域CD偏了3nm。
坑二：OPC迭代步长固定等于自杀。小步长收敛慢到怀疑人生，大步长又常发散。我们尝试了Barzilai-Borwein自适应步长，利用梯度历史信息动态调整。40轮不稳定的局面，11轮就收敛了，残差还更小。你要还在用固定步长，真的，趁早改。
坑三：掩模可制造性必须提前验证。OPC输出的亚分辨率辅助图形（SRAF）经常细到无法刻写。我们曾有个7nm层的SRAF三角形只有20nm宽，而掩模机台网格是5nm，结果那层掩模粗糙度超标，良率直接崩了。后来加入了邻居模式容忍度检查，把孤立SRAF合并或删除再验证，才救回来。这个检查必须在OPC之后跑，不能省。
好了，图也看了，数据也给了。物理把光刻钉在了一道逆问题上，但算法就是那个撬棍。未来会怎样？混合物理模型与深度学习的计算光刻是方向，但这又是另一个江湖了。先这样，散会。
